UART » History » Version 2
Version 1 (krufter_multiclet, 04/06/2013 04:42 PM) → Version 2/8 (krufter_multiclet, 04/15/2013 06:36 PM)
h1. UART
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
*полнодуплексный режим
*отдельные буферы FIFO глубиной 32 байта для приема и передачи
*слово данных 8 бит (фиксированное)
*1 стоп-бит
*аппаратный контроль данных (CTS/RTS) Страница в разработке, появление информации запланировано на 15.04
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
*полнодуплексный режим
*отдельные буферы FIFO глубиной 32 байта для приема и передачи
*слово данных 8 бит (фиксированное)
*1 стоп-бит
*аппаратный контроль данных (CTS/RTS) Страница в разработке, появление информации запланировано на 15.04