UART » History » Version 3
Version 2 (krufter_multiclet, 04/15/2013 06:36 PM) → Version 3/8 (krufter_multiclet, 04/15/2013 06:36 PM)
h1. UART
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
*полнодуплексный режим
*отдельные буферы FIFO глубиной 32 байта для приема и передачи
*слово данных 8 бит (фиксированное)
*1 стоп-бит
*аппаратный контроль данных (CTS/RTS)
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
*полнодуплексный режим
*отдельные буферы FIFO глубиной 32 байта для приема и передачи
*слово данных 8 бит (фиксированное)
*1 стоп-бит
*аппаратный контроль данных (CTS/RTS)