UART » History » Version 4
Version 3 (krufter_multiclet, 04/15/2013 06:36 PM) → Version 4/8 (krufter_multiclet, 04/15/2013 06:36 PM)
h1. UART
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
* полнодуплексный *полнодуплексный режим
* отдельные *отдельные буферы FIFO глубиной 32 байта для приема и передачи
* слово *слово данных 8 бит (фиксированное)
* 1 *1 стоп-бит
* аппаратный *аппаратный контроль данных (CTS/RTS)
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
* полнодуплексный *полнодуплексный режим
* отдельные *отдельные буферы FIFO глубиной 32 байта для приема и передачи
* слово *слово данных 8 бит (фиксированное)
* 1 *1 стоп-бит
* аппаратный *аппаратный контроль данных (CTS/RTS)