UART » History » Version 5
Version 4 (krufter_multiclet, 04/15/2013 06:36 PM) → Version 5/8 (krufter_multiclet, 04/15/2013 06:39 PM)
h1. UART
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
* полнодуплексный режим
* отдельные буферы FIFO глубиной 32 байта для приема и передачи
* слово данных 8 бит (фиксированное)
* 1 стоп-бит
* аппаратный контроль данных (CTS/RTS)
Рассмотрим работу с UART на примерах по ассемблеру и Си:
1) Работа с UART (ASM)
2) Работа с UART (Си)
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
* полнодуплексный режим
* отдельные буферы FIFO глубиной 32 байта для приема и передачи
* слово данных 8 бит (фиксированное)
* 1 стоп-бит
* аппаратный контроль данных (CTS/RTS)
Рассмотрим работу с UART на примерах по ассемблеру и Си:
1) Работа с UART (ASM)
2) Работа с UART (Си)