UART » History » Version 6
Version 5 (krufter_multiclet, 04/15/2013 06:39 PM) → Version 6/8 (krufter_multiclet, 04/15/2013 06:40 PM)
h1. UART
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
* полнодуплексный режим
* отдельные буферы FIFO глубиной 32 байта для приема и передачи
* слово данных 8 бит (фиксированное)
* 1 стоп-бит
* аппаратный контроль данных (CTS/RTS)
Рассмотрим работу с UART на примерах по ассемблеру и Си:
1) [[Работа Работа с UART (ASM)]] (ASM)
2) [[Работа Работа с UART (Си)]] (Си)
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
* полнодуплексный режим
* отдельные буферы FIFO глубиной 32 байта для приема и передачи
* слово данных 8 бит (фиксированное)
* 1 стоп-бит
* аппаратный контроль данных (CTS/RTS)
Рассмотрим работу с UART на примерах по ассемблеру и Си:
1) [[Работа Работа с UART (ASM)]] (ASM)
2) [[Работа Работа с UART (Си)]] (Си)