UART » History » Version 7
Version 6 (krufter_multiclet, 04/15/2013 06:40 PM) → Version 7/8 (krufter_multiclet, 04/15/2013 06:48 PM)
h1. UART
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
* полнодуплексный режим
* отдельные буферы FIFO глубиной 32 байта для приема и передачи
* слово данных 8 бит (фиксированное)
* 1 стоп-бит
* аппаратный контроль данных (CTS/RTS)
Рассмотрим работу с UART на примерах по ассемблеру и Си:
1) [[Работа с UART (ASM)]]
2) [[Работа с UART (Си)]]
Последовательность действий для передачи:
1)Разрешение альтернативных функций порта ввода-вывода
2)Настройка UART
3)Передача
4)Проверка статусного регистра
Последовательность действий для приёма:
1)Разрешение альтернативных функций порта ввода-вывода
2)Настройка UART
3)Проверка статусного регистра
4)Приём
Интерфейс UART мультиклеточного процессора имеет следующие характеристики:
* полнодуплексный режим
* отдельные буферы FIFO глубиной 32 байта для приема и передачи
* слово данных 8 бит (фиксированное)
* 1 стоп-бит
* аппаратный контроль данных (CTS/RTS)
Рассмотрим работу с UART на примерах по ассемблеру и Си:
1) [[Работа с UART (ASM)]]
2) [[Работа с UART (Си)]]
Последовательность действий для передачи:
1)Разрешение альтернативных функций порта ввода-вывода
2)Настройка UART
3)Передача
4)Проверка статусного регистра
Последовательность действий для приёма:
1)Разрешение альтернативных функций порта ввода-вывода
2)Настройка UART
3)Проверка статусного регистра
4)Приём